Erstellung und Optimierung von physikalischen Layouts für RF- und Analog-Bausteine auf Basis von SiGe-BiCMOS-Technologie, unter Nutzung von Cadence Virtuoso XL
Durchführung des kompletten Verifikationsprozesses (z. B. DRC, LVS) mithilfe von Cadence Assura/PVS
Mitwirkung an Floorplans in enger Abstimmung mit dem RF-IC-Design sowie dem RF-Systemteam
Automatisierung und Unterstützung von Entwicklungsabläufen durch eigene Skripte, z. B. in Skill oder Python
Vorbereitung und Begleitung des Tape-Out-Prozesses
Dein Profil
Mehrjährige Erfahrung im kundenspezifischen RF- und Analog-Layout sowie fundierte Kenntnisse in SiGe-BiCMOS-Technologien
Sicheres Beherrschen relevanter Layout-Methoden, etwa zur Bauteilabstimmung, Reduktion parasitärer Effekte, HF-Abschirmung und optimaler Hochfrequenz-Verdrahtung
Tiefes Verständnis aller Schritte des Entwicklungsablaufs – vom Schaltplan über die Verifikation (DRC/LVS) bis hin zum finalen GDSII-Export inklusive Nutzung von PDKs
Gute kommunikative Fähigkeiten sowie ein abgeschlossenes Studium der Elektrotechnik oder einer vergleichbaren Fachrichtung