Ingénieur.e FPGA

Rejoignez l'aventure Parrot !

En 2026, Parrot est à la recherche de talents passionné.es pour relever des défis technologiques de pointe.

Ensemble, nous créerons des projets innovants, ambitieux, et à la hauteur des enjeux de demain .

Vous aimez l'innovation, vous n'avez pas peur des défis ? Venez faire la différence aux côtés des femmes et des hommes de nos équipes !

Fondée en 1994 par Henri Seydoux, Parrot est aujourd'hui le leader européen des drones professionnels. Située au cœur de Paris, notre R&D réunit une équipe multiculturelle d'ingénieur(e)s, où chaque voix compte pour réinventer l'avenir des drones.

Dans le cadre du développement d’une radio SDR hautes performances nous recherchons un.e Ingénieur.e FPGA/RTL pour renforcer l’équipe en charge de l’architecture embarquée.

Vous travaillerez en binôme avec un Ingénieur FPGA et en étroite collaboration avec les architectes radio, le développeur ARM/Linux et l’ingénieur responsable des tests unitaires.

Le rôle principal sera de concevoir, implémenter et optimiser des blocs RTL destinés à la chaîne radio numérique, tout en garantissant leur intégration correcte dans l’architecture FPGA.

VOS MISSIONS :

1. Développement RTL / FPGA

• Conception, implémentation et optimisation de blocs RTL (VHDL/Verilog/SystemVerilog)
• (ex. filtres FIR, FFT/IFFT, synchronisation temporelle/fréquentielle, estimation canal, égalisation, pipeline datapath).
• Intégration de blocs IP Xilinx (DSP slices, FFT, FIFO, AXI, DMA…).
• Mise en place et optimisation des interfaces internes : AXI-4, AXI-Stream, JESD204 (côté FPGA).
• Participation à l’architecture globale du design FPGA.

2. Simulation, vérification et validation

• Développement et exécution de testbenches (SystemVerilog, VHDL, Python/cocotb).
• Analyse et debug via simulations (Modelsim, Questa, Vivado simulator…).
• Vérification de la conformité du comportement RTL avec les modèles et algorithmes définis par les architectes radio.
• Participation à la stratégie de tests unitaires et tests automatiques.

VOTRE PROFIL :

• Vous êtes diplômé d’école d’ingénieur ou équivalent bac+5
• Vous avez 3 ans minimum en développement FPGA/RTL ou en conception numérique.
• Vous avez une excellente maîtrise du développement RTL (VHDL ou Verilog) et des connaissances solides des FPGA Xilinx (Vivado, timing closure, constraints).
• Vous avez une expérience en simulation RTL (Modelsim/Questa, cocotb, SystemVerilog TB).
• Vous avez une bonne compréhension des architectures numériques DSP (FFT/IFFT, filtres FIR/interpolateurs/décimateurs, pipelines DSP/fixed point)
• Vous connaissez des protocoles internes (AXI-Stream, AXI-Lite, DMA, FIFO).
• Une première expérience sur système SDR ou DSP embarqué est un vrai plus.

Compétences appréciées

• Connaissance du domaine RF / SDR
• Notions sur les transceivers RF (ADRV902x / AD936x / AFE / TI…)
• Connaissance des systèmes embarqués ARM/Linux (Zynq) et pratique du langage pyhon

Compétences humaines

• Capacité à travailler en équipe multidisciplinaire et à communiquer (reporting clair, participation active aux choix d’architecture)
• Rigueur, autonomie, sens du détail et du debug