ืืฉืจืช ืืจืืฉ: ืืื ืืก/ืช FPGA ืืืืจ/ื
ืืืืืช ืืชืคืงืื
ืื ื ืืืคืฉืื ืืื ืืก/ืช FPGA ืืืืื/ืช ืืืขื/ืช ืชืฉืืงื ืืชืืื, ืขื ื ืืกืืื ืืขืฉื ืืืื ืฉื 5 ืฉื ืื ืืคืืืช,
ืืชืคืงืื ืื ืชืืงื/ื ืืืง ืืจืืื ืืชืื ืื, ืคืืชืื, ืกืืืืืฆืื ืืืืืขื ืฉื ืืขืจืืืช ืืืืื ืืืงืืจืื ืืช ืืืืกืกืืช FPGA, ืืชืชืจืื/ื ืืฉืืจืืช ืืคืืชืื ืคืชืจืื ืืช EW ืืืืืจ ืืื, ืืืชืืืืืื ืขื ืืืืืืื ืืืืจืืืื ืืืืฉืชื ืื ืืืืชืจ ืืฉืื ืืงืจื ืืืืืจื ื.
ืืขืืืื ืืืืืช ืฉืืชืืฃ ืคืขืืื ืฆืืื ืขื ืฆืืืชืื ืจื-ืชืืืืืื: ืืืืจื, ืชืืื ื, ืืืืืช ืืื ืืกืช ืืขืจืืช, ืืฆืืจื ืืกืคืงืช ืคืชืจืื ืืช FPGA ืืขืื ืืืฆืืขืื ืืืืืื ืืืืืืื ื ืืฉืืื โ ืืฉืื ืืงืื ืกืคื ืืขื ืืืฆืืจ ืืืืืขื.
ืืจืืฉืืช ืืืื
-
ืืฉืืื:
ืชืืืจ ืจืืฉืื ืืื ืืกืช ืืฉืื, ืื ืืกืช ืืืฉืืื, ืื ืืกืช ืืืงืืจืื ืืงื ืื ืชืืื ืืื ื ืจืืืื ืื ืืืจ.
-
ื ืืกืืื:
5 ืฉื ืืช ื ืืกืืื ืืงืฆืืขื ืืชืื ืื ืืคืืชืื FPGA.
-
ืฉืืืื ื-HDL:
ืฉืืืื ืืืืื ื-VHDL ื/ืื Verilog ืืชืื ืื RTL.
-
ืืื ืคืืชืื:
ื ืืกืืื ืืืื ืืคืืืช ืืืืช ืืกืืืืืช ืืคืืชืื ืฉื ืืฆืจื ื FPGA:
-
Xilinx/AMD (Vivado, Vitis, ISE) ืื Intel/Altera (Quartus Prime, Platform Designer/Qsys).
-
ืกืืืืืฆืื:
ื ืืกืืื ืืื ืืืช testbenches ืืกืืืจืื ืืืืืจืืช ืขื ืืื ืกืืืืืฆืื ืืืื ModelSim ื-Questa.
-
ื ืืชืื ืชืืืื ืื:
ืืื ื ืืขืืืงื ื-STA (ื ืืชืื ืชืืืื ืื ืกืืื), ืืืืืฆื ืชืืืื (SDC/XDC), ืืขืืจื ืฉืขืื (CDC) ืืืื ืืงืืช ืืกืืืจืช ืชืืืื ืื.
-
ืืกืืืืช ืชืื ืื ืืืืืืื:
ืืืข ืืืง ืืืืืืงื ืืืืืืืืช, ืชืื ืื ืืืื ืืช ืืฆืืื (FSM), pipelining, ืืจืืืืงืืืจืืช DSP ืืืืคืืืืืืฆืื ืฉื ืืฉืืื FPGA.
-
ืืืืื:
ื ืืกืืื ืืืื ืืืืื ืฉื FPGA (ILA/ChipScope, SignalTap) ืืฉืืืืฉ ืืฆืืื ืืขืืื.
-
ืกืงืจืืคืืื ืืืืืืืฆืื:
ื ืืกืืื ืืฉืคืืช ืกืงืจืืคืืื ืืืื Python, Tcl, Bash ืืืืืืืฆืื ืฉื ืชืืืืื ืคืืชืื, ืืืืงืืช ืืื ืืื.
-
ืืืืืช ื ืืืื ืืฉืืืืช ืืจืืืืช ืืขืืืื ืืืืืืช ืืื ืื ืืกืืืื ืืื ืืืช ืืืืืจื.
-
ืชืฉืืงื ืืืืืื ืืชืืืช ืืืืืฉืืจืืช ืืืืืช ืืื ืืืืืืืช FPGA ืืคืืชืื ืืืืกืก AI.