【獵才】SoC Design Verification Leader

【招募說明】

本職缺將參與美國AI Audio & Display SoC 專案，負責數位晶⽚驗證⼯作。由美國團隊將提供 IC Block Diagram 、 Interface Specification 及 Technical Specification ，台灣團隊需依據規格進⾏模組及 SoC 層級驗證。 專案驗證範圍涵蓋 RTL Verification ⾄ Gate-Level Simulation （ GLS ），並需與美國 DV （ Design Verification ）及 Logic Design 團隊密切合作，共同完成產品開發與驗證⼯作。

【⼯作內容】

• 依據設計規格、介⾯⽂件及技術⽂件進⾏驗證規劃與執⾏。

• 負責 RTL Simulation 、功能驗證及問題分析。

• 執⾏ Module Level 、 Subsystem Level 及 SoC Level Verification 。

• 分析 Simulation Log 、 Waveform ，進⾏ Root Cause Analysis 。

• ⽀援 Gate-Level Simulation （ GLS ）及相關驗證⼯作。

• 與設計團隊合作追蹤並解決驗證過程中的設計問題。

• 與美國客⼾ DV 團隊及 RD 團隊進⾏技術討論與問題釐清。

• 配合專案需求執⾏驗證環境維護、 Regression Testing 及驗證報告整理。

【必要條件】

• 5~10 年 Digital Verification 經驗。

• 曾擔任 Verification Lead 、 Module Owner 、 Technical Lead 或 Project Lead 。

• 具備帶領驗證團隊經驗 ( 預計將帶領 3 ⼈為⼀個專案團隊 ) 。

• 能規劃驗證策略（ Verification Strategy ）及驗證計畫（ Verification Plan ）。

• 能進⾏⼯作拆解、⼈⼒配置及進度追蹤。

• 具備 Hands-on 驗證能⼒，⾮純管理職。

• 能指導 Junior ∕ Mid-level DV ⼯程師執⾏驗證⼯作。

• 能與客⼾ DV 、 Design Team 直接進⾏技術討論與問題追蹤。

• 需具備英⽂溝通能⼒，將與外國研發團隊溝通。