Bootstrap

Coris Innovation Group

Ingénieur Conception RTL ASIC

📌Grenoble, France 🇫🇷

⏱︎ full-time

🧙‍♂️ mid-level

Coris Innovation est une entreprise spécialisée dans les métiers de l'ingénierie système et des processus industriels.

Fondée en 2015, notre société a été imaginée selon un principe clairement défini : Inscrire le consulting dans une relation durable et de proximité en assurant la satisfaction de nos partenaires, de nos consultants et de notre structure.

Cette conception du conseil en ingénierie est aujourd'hui partagée par une centaine de collaborateurs répartis au sein de 5 agences entre la Suisse et la France (Annecy, Bourges, Grenoble et Lyon) qui accompagnent au quotidien nos clients industriels dans leurs défis d'innovation, de Recherche & Développement et de production.

Vous souhaitez prendre part à l'aventure et rejoindre une structure en pleine croissance et qui se donne les moyens de respecter ses engagements auprès de ses collaborateurs et de ses clients ? C'est par ici !

POSTE / MISSIONS

En Tant Qu'Ingénieur En Conception RTL ASIC, Vous Participerez Au Développement De Circuits Intégrés Numériques Complexes, De La Spécification à L'intégration Finale. Vous Interviendrez Notamment Sur

La conception RTL en VHDL, Verilog et SystemVerilog

L'implémentation de processeurs de type RISC-V, en langage C ou assembleur

La vérification fonctionnelle (simulation RTL ou backannotée) à l'aide des outils QuestaSim ou Xcelium

La synthèse logique avec Design Compiler (Synopsys) ou Genus (Cadence)

Le placement & routage (P&R) avec l'outil Innovus (Cadence)

PROFIL RECHERCHÉ

Formation Bac+5 / Ingénieur en microélectronique, électronique, ou équivalent

Expérience en conception RTL pour ASICs (pas FPGA)

Bonne maîtrise des langages de description matérielle (VHDL/Verilog/SystemVerilog)

Compétences solides en architecture matérielle, notamment RISC-V

Maîtrise des outils de simulation, de synthèse et de P&R

Capacité à travailler en équipe, rigueur, autonomie et curiosité technique

Langages : VHDL, Verilog, SystemVerilog, C, Assembleur

Processeur : Architecture RISC-V

Outils de simulation : QuestaSim, Xcelium

Outils de synthèse : Design Compiler, Genus

Outils de P&R : Innovus
Other similar jobs

Senior ASIC Timing Engineer

@ NVIDIA, 📍France 🇫🇷

Senior ASIC Timing Engineer

@ NVIDIA, 📍France 🇫🇷

CPU Physical Design Principal Engineer

@ Qualcomm, 📍France 🇫🇷

ASIC Analog Design Engineer - REF79515L

@ Continental, 📍France 🇫🇷

Staff Engineer, Digital IC Design

@ Marvell Technology, 📍France 🇫🇷

ASIC Design Verification Engineer, Annapurna Labs

@ Amazon, 📍France 🇫🇷

ASIC Design Verification Engineer, Annapurna Labs

@ Amazon, 📍France 🇫🇷

ASIC RTL Engineer, Annapurna Labs

@ Amazon, 📍France 🇫🇷

ASIC Physical Design Engineer, Annapurna Labs

@ Amazon, 📍France 🇫🇷

ASIC RTL Engineer, Annapurna Labs

@ Amazon, 📍France 🇫🇷

  • Employment

    ⏱︎ full-time

  • Experience

    🧙‍♂️ mid-level

  • Skills
  • Industry
  • Find similar jobs

    Senior ASIC Timing Engineer

    @ NVIDIA, 📍France 🇫🇷

    Senior ASIC Timing Engineer

    @ NVIDIA, 📍France 🇫🇷

    CPU Physical Design Principal Engineer

    @ Qualcomm, 📍France 🇫🇷

    ASIC Analog Design Engineer - REF79515L

    @ Continental, 📍France 🇫🇷

    Staff Engineer, Digital IC Design

    @ Marvell Technology, 📍France 🇫🇷

    ASIC Design Verification Engineer, Annapurna Labs

    @ Amazon, 📍France 🇫🇷

    ASIC Design Verification Engineer, Annapurna Labs

    @ Amazon, 📍France 🇫🇷

    ASIC RTL Engineer, Annapurna Labs

    @ Amazon, 📍France 🇫🇷

    ASIC Physical Design Engineer, Annapurna Labs

    @ Amazon, 📍France 🇫🇷

    ASIC RTL Engineer, Annapurna Labs

    @ Amazon, 📍France 🇫🇷

Remote Work
Post time
Level
Employment
Industry
Apply Now ↗